威盛凌珑(VIA Nano)处理器(图)

  • 时间:
  • 浏览:0





作者: CNET科技资讯网

CNETNews.com.cn

2008-06-02 10:45:40

关键词: 威盛 Nano VIA 处里器 芯片 凌珑 威盛Nano 威盛凌珑 威盛Nano凌珑

  威盛凌珑(VIA Nano)处里器是威盛 x86 平台系列第一款 64 位的超标量乱序执行处里器,旨在激活传统台式和笔记本 PC 市场,为广为需求计算技术、娱乐和网络连接应用提供了真正优质性能。

  威盛 C7系列处里器采用市场领先的节能科技,威盛凌珑(VIA Nano)处里器系列在同一功耗范围,把性能提高到原本的四倍,从而进一步提升了其每瓦性能值的领导地位。而与C7系列处里器相同的针脚兼容保证了OEM 和主板商能更平顺地实现二者的转换,另外,也让现有系统和主板升级更易行。

  威盛凌珑(VIA Nano) 处里器系列  

处里器名称

型号

主频

威盛 V4 前端总线

封装

处里器制程

闲置功耗

VIA Nano

L2200

1.8GHz

2000MHz

NanoBGA2

65nm

2000mW

VIA Nano

L2200

1.6GHz

2000MHz

NanoBGA2

65nm

200mW

VIA Nano

U2200

1.3+GHz

2000MHz

NanoBGA2

65nm

200mW

VIA Nano

U22000

1.2GHz

2000MHz

NanoBGA2

65nm

200mW

VIA Nano

U2200

1.0GHz

2000MHz

NanoBGA2

65nm

200mW

  关键架构性能

  尺寸

  威盛凌珑(VIA Nano)处里器采用富士通先进的65纳米处里器技术,实现了高性能和低功耗完美的融合。它进一步巩固了威盛在处里器小型化的领导地位,通过超密集设计,实现了x86平台新一代更小型化设计和应用。

  封装尺寸:威盛凌珑(VIA Nano)BGA2 封装(21mm x 21mm)

  核心尺寸:7.6200mm x 8.275mm (63.3平方毫米)

  64 位的超标量乱序执行的微体系行态

  威盛凌珑(VIA Nano)处里器支持删剪 64 位指令集,具备宏融合 (Macro-Fusion),微融合 (micro-fusion)功能,和精密复杂化的分支预测。进一步降低了处里器功耗,提升了其效能。

  高性能计算和媒体处里

  威盛凌珑(VIA Nano)处里器支持高速、低功耗威盛V4 前端总线,最低为2000 MHz,支持新的SSE指令、另1个 64KB L1 高速缓存和1MB独立L2 高速缓存,具有 16路信道连接性能,实现了多媒体性能的一大飞跃。

  有点痛 值得一提的是,威盛凌珑(VIA Nano)处里器在高性能浮点运算方面有了非常显着的提升,使用了全新的浮点加法运算法则,大大降低了 x86处里器中的浮点延迟时间(the lowest floating-point add latency),同样,浮点乘法器也拥有了最低的浮点延迟时间。

  换句话说,这导致 分析威盛凌珑(VIA Nano)处里器提供了出色的流畅播放蓝光盘和其它高清视频格式的性能,它能解码的媒体流带宽前要达到40Mbps ,此外它独有的双时钟浮点单元(FPU)和 128 位的数据通路,提供了绝佳的游戏体验,提供了极顺畅的 3D 图片表现

  下图表明了威盛凌珑(VIA Nano)处里器在计算方面优于广受欢迎的 C7 处里器之处:

  高级功耗和热量管理

  强劲的动态电源管理,包括支持新型“C6”电源情况报告,PowerSaver科技,全新的电路设计和机制来管理芯片核心温度,降低功耗提升了热量管理水平。

  通过处里器中的以上创新科技,威盛凌珑(VIA Nano)处里器在拥有超标量行态,实现显著的性能提升的同时,功耗却能维持和之前 的威盛 C7 系列 处里器一样的范围。

  威盛 1.0 GHz 的凌珑(VIA Nano) ULV 处里器的首样产品最大的设计功耗(TDP)只能 5 瓦(空闲运行功耗只能200 毫瓦),而 1.8GHz 的威盛凌珑(VIA Nano)处里器的功耗也只能 25.5 瓦(空闲运行功耗 2000 毫瓦)。

  威盛凌珑(VIA Nano) 处里器计算性能虽增加,功耗仍维持不变,这进一步提升了每瓦性能值, 更始其成为业内每瓦性能值最佳的产品。

  2007 上测试的性能总分

  1.6GHz Celeron-M 的TDP(最大热功耗) = 31瓦; 1.6GHz 威盛Nano 的TDP = 17 瓦

  操作系统 = Windows Vista 企业版

  可升级威盛 C7处里器:威盛凌珑(VIA Nano)处里器与威盛 C7处里器家族产品针脚兼容,使 OEM 厂商和主板厂商能平顺的进行新架构的产品交替,能让朋友仅需透过单一主板或系统设计,能扩展延伸到不同的市场领域中。

  绿色科技:此外还删剪符合 RoHS 标准和 WEEE 规则,产品无卤素、无铅,对保护环境和可持续计算科技大有裨益。

  增强的威盛 PadLock安全引擎

  威盛凌珑(VIA Nano)处里器承继了威盛处里器家族内核硬件加密加速器和安全行态,包括双随机数据生成器(RNG)、另1个 AES加密引擎、NX Bit 和另1个 处里 SHA-1/SHA-256 加密计算的安全混编引擎。

AMD Phenom Intel Core 2 Intel Atom VIA C7 VIA Nano
安全混编 No No No 删剪 SHA-1 & SHA-256 删剪 SHA-1 & SHA-256
缓冲区溢出 NX Bit NX Bit NX Bit NX Bit NX Bit
内核编密码(On-Die Encryption) No No No 删剪 AES 编/译 acceleration RSA 加速 CBC, CFB-M, AC, CTR modes 25Gb/s 峰值 删剪 AES 编/译 acceleration RSA 加速CBC, CFB-M, AC, CTR modes 25Gb/s 峰值
随机数字生成器(Random Number Generation) (RNG) No No No 2 个增强的硬件RNG ,Feeds输出至SHA 引起的带宽为 12Mb/s 2 个增强的硬件RNG ,Feeds输出至SHA 引起的带宽为 12Mb/s